7 月 3 日，华为半导体负责人何庭波在中国科学院科技论文预发布平台 ChinaXiv 上线了其《面向多层级电子系统的时间缩微理论》（俗称“韬定律”）的 V2 版本。

与 5 月 25 日发布的 V1 版本相比，新版论文在原有理论基础上，增加了大量关于工程实践的细节、可量化的实测数据以及产品发展规划。这进一步丰富了以时间常数 τ 为核心的后摩尔时代缩放理论体系。

在论文结构上，V2 版本将 V1 版本中的引导性内容整合，形成了包含 8 个章节的完整论述，章节间的逻辑层次更加清晰。

V2 版本还引入了多张示意图，用于解释 τ 分层时空模型、LogicFolding 架构、键合界面截面、Unified Bus 互连架构以及 Hi-ONE 光引擎等关键技术。

在工程应用方面，V2 版本深入探讨了核心技术 LogicFolding 的“齿比”概念。当混合键合间距接近顶层金属布线尺寸时，3D 设计空间从传统的“宏块级离散优化”转变为“单元级连续优化”，实现了全局最优的垂直逻辑划分，克服了传统 3D 堆叠只能按功能块分层的局限。

此外，V2 版本增加了量产实测数据表格，具体列出了 Kirin 2026 相较于基准 Kirin 9030 Pro 在电压、频率、归一化功耗、面积和功率密度等方面的参数。

在技术发展路径方面，V2 版本细化了全场景路线图，明确了技术演进的各个节点。在移动端，补充了 TSV（硅通孔）从顶层金属下移至 M6 层以及多有源层堆叠等演进路径；在 AI 端，则明确了 Ascend 系列加速器的迭代节奏。